PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09-063286
(43)Date of publication of application: 07.03.1997
 (51)Int.Cl. G11C 16/06
(21)Application number : 07–220020 (71)Applicant : OKI MICRO DESIGN MIYAZAKI:KK
OKI ELECTRIC IND CO LTD
(22)Date of filing: 29.08.1995 (72)Inventor: TOMARI NOBUHIRO MATSUDA YOSHIO

(54) DATA REWRITING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To extend life by eliminating unnecessary erasing operations to a nonvolatile memory.

SOLUTION: Update data Din are latched by a latch circuit 21 and holding data SM are read out and latched from a nonvolatile memory array M by a read—out circuit 23. Data S21 are compared with data S23 by a comparing circuit 22, activation is indicated in coincidence signals S22 when the result of comparison is coincided and inactivity is indicated in coincidence signals S22 when the result is not coincided. Address data designated in the nonvolatile memory array M are erased by a erasing circuit 24 when coincidence signals S22 are inactive. Address data are not erased by the erasing circuit 24 when coincidence signals S22 are active. When coincidence signals S22 indicate inactivity, after the erasing operation is performed by the erasing circuit 24,

data are written into the address designated in the nonvolatile memory array M by a writing circuit 26. When coincidence signals S22 indicate activity, writing operations are not performed by a writing circuit 25.

LEGAL STATUS [Date of request for examination] 09.03.2001

[Date of sending the examiner's decision of rejection] 25.05.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any

damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the source field formed into the substrate, and the data rewriting circuit which performs write—in actuation and elimination actuation of data to the non-volatile memory cell by which the floating gate was prepared through the insulator layer on between drain fields The 1st latch circuit which latches the updating data for rewriting to the maintenance data currently held at said non-volatile memory cell, Coincidence/inequality of the 2nd latch circuit which reads and latches said maintenance data, and the data latched to said 1st latch circuit and the data latched to said 2nd latch circuit are detected. When the comparator circuit which shows

activity to a coincidence signal when this detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, and said comparator circuit show non-activity to said coincidence signal, When elimination actuation of data is performed to said non-volatile memory cell and said comparator circuit shows activity to said coincidence signal by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate, When the elimination circuit which does not perform this elimination actuation, and said comparator circuit show non-activity to said coincidence signal, Write-in actuation of data is performed to said non-volatile memory cell by pouring in a hot electron to said floating gate through said insulator layer, after said elimination circuit eliminates said data. The data rewriting circuit characterized by the thing which do not perform this write-in actuation, and for which it wrote in and had the circuit when said comparator circuit shows activity to said coincidence signal.

[Claim 2] In the source field formed into the substrate, and the data rewriting circuit which performs write-in actuation and elimination actuation of data to the nonvolatile memory by which the floating gate was prepared through the insulator layer on between drain fields The 1st latch circuit which latches the updating data for rewriting to the maintenance data currently held at said non-volatile memory cell, Coincidence/inequality of the 2nd latch circuit which reads and latches said maintenance data, and the data latched to said 1st latch circuit and the data latched to said 2nd latch circuit are detected. When the comparator circuit which shows activity to a coincidence signal when this detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, and said comparator circuit show non-activity to said coincidence signal, When elimination actuation of data is performed to said non-volatile memory cell and said comparator circuit shows activity to said coincidence signal by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate, After detecting coincidence/inequality of the elimination circuit which does not perform this elimination actuation, and the data with which said comparator circuit was latched to said 1st latch circuit and the data latched to said 2nd latch circuit, The data rewriting circuit characterized by having the write-in circuit which performs write-in actuation of data to said non-volatile memory cell by pouring in a hot electron to said floating gate through said insulator layer irrespective of this detection result.

[Claim 3] In the source field formed into the substrate, and the data rewriting circuit which performs write-in actuation and elimination actuation of data to the non-volatile memory cell by which the floating gate was prepared through the insulator layer on between drain fields The latch circuit which reads and latches the maintenance data currently held at said non-volatile memory cell, The data detector which detects coincidence/inequality of a high level or a low, and the logical level of the data latched to said latch circuit, shows activity to a coincidence signal when this

detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality. When said data detector shows non-activity to said coincidence signal, elimination actuation of data is performed to said non-volatile memory cell by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate. When said data detector shows activity to said coincidence signal and the elimination circuit which does not perform this elimination actuation, and said data detector show non-activity to said coincidence signal, Write-in actuation of data is performed to said non-volatile memory cell by pouring in a hot electron to said floating gate through said insulator layer, after said elimination circuit eliminates said data. The data rewriting circuit characterized by the thing which do not perform this write-in actuation, and for which it wrote in and had the circuit when said data detector shows activity to said coincidence signal.

[Claim 4] In the source field formed into the substrate, and the data rewriting circuit which performs write-in actuation and elimination actuation of data to the non-volatile memory cell by which the floating gate was prepared through the insulator layer on between drain fields The latch circuit which reads and latches the maintenance data currently held at said non-volatile memory cell. The data detector which detects coincidence/inequality of a high level or a low, and the logical level of the data latched to said latch circuit, shows activity to a coincidence signal when this detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, When said data detector shows non-activity to said coincidence signal, elimination actuation of data is performed to said non-volatile memory cell by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate. The elimination circuit which does not perform this elimination actuation when said data detector shows activity to said coincidence signal, After said data detector detects coincidence/inequality of a high level or a low, and the logical level of data latched to said latch circuit, The data rewriting circuit characterized by having the write-in circuit which performs write-in actuation of data to said non-volatile memory cell by pouring in a hot electron to said floating gate through said insulator layer irrespective of this detection result.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the rewriting circuit of the data to nonvolatile memory, such as data storage equipment, especially EEPROM (Electrically Erasable Programmable ROM).

[0002]

[Description of the Prior Art] When performing rewriting actuation of the data of nonvolatile memory, such as EEPROM, in the conventional data rewriting circuit, irrespective of the contents of the maintenance data already written in the address to write nonvolatile memory, elimination actuation of these maintenance data is performed first, and then write-in actuation is performed. That is, even when maintenance data and updating data to rewrite are the same, write-in actuation is performed.

[0003]

[Problem(s) to be Solved by the Invention] The following technical problems occurred in the conventional data rewriting circuit. Drawing 2 is the sectional view of an outline showing the structure of general EEPROM which is one of the nonvolatile memory. this -- EEPROM -- a substrate -- one -- inside -- forming -- having had -- the source -- a field -- two -- and -- a drain -- a field -- three -- between -- the upper part -- the bottom -- from -- order -- a tunnel -- an insulator layer -- four -- a floating gate -- (-- FG --) -- five -- the gate -- between -- an insulator layer -- six -- and -- control -- the gate -- (-- CG --) -- seven -- a laminating -- having carried out -- a laminating -- the gate -- MOSFET -- structure -- becoming --**** . In the source electrode 11 and the drain field 3, the control gate electrode 13 is connected to the drain electrode 12 and the control gate 7 at the source field 2, respectively. In this EEPROM, the amount of the electron in a floating gate 5 (electron) performs the writing and elimination of data using the threshold seen from the control gate 7 changing. Next, actuation [of drawing 2] (1) - (2) is explained. [0004] (1) Impress 0V to the write-in actuation 11, for example, a source electrode, and impress +12V to the drain electrode 12 at +6V and the control gate electrode 13, respectively. And data are written in by passing a current from the source field 2 to the drain field 3, and pouring in a hot electron to a floating gate 5 through the tunnel insulator layer 4.

(2) Impress -9V to the elimination actuation 11, for example, a source electrode, at +5V and the control gate electrode 13, and eliminate data by drawing out source field 2 HEEREKU TRON through the tunnel insulator layer 4 from a floating gate 5. The data rewriting circuit was performing the above actuation. That is, even when maintenance data and updating data are the same, there is useless rewriting actuation that elimination and write-in actuation are performed. Therefore, there was a problem that a rewritable count decreased.

[0005] For example, in EEPROM of <u>drawing 2</u>, since electron is performed by making the inside of the tunnel insulator layer 4 penetrate at the time of writing and elimination, electron and a hole are captured in this tunnel insulator layer 4, and there is a problem on the dependability that write-in effectiveness and elimination effectiveness fall. Therefore, the threshold after writing falls, or the threshold after

elimination rises, and the threshold window which is the difference of the threshold of these both becomes narrow. When a threshold window narrows, the judgment of a high level (henceforth "H") and a low (henceforth "L") may not be able to be performed, but memory actuation may become impossible. That is, when it rewrites physically, a count has a limit and the count of rewriting which is a certain extent is exceeded, there is a problem of rewriting becoming impossible in nonvolatile memory, such as EEPROM. In general EEPROM, 10,000 – about 100,000 times rewrite and it is the limitation of a count.

[0006]

[Means for Solving the Problem] The 1st invention is equipped with the following circuits in the source field formed into the substrate, and the data rewriting circuit which performs write-in actuation and elimination actuation of data to the non-volatile memory cell by which the floating gate was prepared through the insulator layer on between drain fields, in order to solve said technical problem. Namely, the 1st latch circuit which latches the updating data for rewriting to the maintenance data currently held at said non-volatile memory Coincidence/inequality of the 2nd latch circuit which reads and latches said maintenance data, and the data latched to said 1st latch circuit and the data latched to said 2nd latch circuit are detected. When the comparator circuit which shows activity to a coincidence signal when this detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, and said comparator circuit show non-activity to said coincidence signal, When elimination actuation of data is performed to said non-volatile memory cell and said comparator circuit shows activity to said coincidence signal by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate, When the elimination circuit which does not perform this elimination actuation, and said comparator circuit show non-activity to said coincidence signal, Write-in actuation of data is performed to said non-volatile memory cell by pouring in a hot electron to said floating gate through said insulator layer, after said elimination circuit eliminates said data. When said comparator circuit shows activity to said coincidence signal, it has the write-in circuit which does not perform this write-in actuation.

[0007] In the 2nd invention, it has the following circuits in the source field formed into the substrate, and the data rewriting circuit which performs write—in actuation and elimination actuation of data to the nonvolatile memory by which the floating gate was prepared through the insulator layer on between drain fields. Namely, the 1st latch circuit which latches the updating data for rewriting to the maintenance data currently held at said non-volatile memory cell, Coincidence/inequality of the 2nd latch circuit which reads and latches said maintenance data, and the data latched to said 1st latch circuit and the data latched to said 2nd latch circuit are detected. When the comparator circuit which shows activity to a coincidence signal when this detection

result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, and said comparator circuit show non-activity to said coincidence signal, When elimination actuation of data is performed to said non-volatile memory cell and said comparator circuit shows activity to said coincidence signal by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate, After detecting coincidence/inequality of the elimination circuit which does not perform this elimination actuation, and the data with which said comparator circuit was latched to said 1st latch circuit and the data latched to said 2nd latch circuit, It has the write-in circuit which performs write-in actuation of data to said non-volatile memory cell irrespective of this detection result by pouring in a hot electron to said floating gate through said insulator layer.

[0008] In the 3rd invention, it has the following circuits in the source field formed into the substrate, and the data rewriting circuit which performs write-in actuation and elimination actuation of data to the non-volatile memory cell by which the floating gate was prepared through the insulator layer on between drain fields. Namely, the latch circuit which reads and latches the maintenance data currently held at said non-volatile memory cell, The data detector which detects coincidence/inequality of "H" or "L", and the logical level of the data latched to said 2nd latch circuit, shows activity to a coincidence signal when this detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, When said data detector shows non-activity to said coincidence signal, elimination actuation of data is performed to said non-volatile memory cell by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate. When said data detector shows activity to said coincidence signal and the elimination circuit which does not perform this elimination actuation, and said data detector show non-activity to said coincidence signal, Write-in actuation of data is performed to said non-volatile memory cell by pouring in a hot electron to said floating gate through said insulator layer, after said elimination circuit eliminates said data. When said data detector shows activity to said coincidence signal, it has the write-in circuit which does not perform this write-in actuation.

[0009] In the 4th invention, it has the following circuits in the source field formed into the substrate, and the data rewriting circuit which performs write-in actuation and elimination actuation of data to the non-volatile memory cell by which the floating gate was prepared through the insulator layer on between drain fields. Namely, the latch circuit which reads and latches the maintenance data currently held at said non-volatile memory cell, The data detector which detects coincidence/inequality of "H" or "L", and the logical level of the data latched to said 2nd latch circuit, shows activity to a coincidence signal when this detection result is coincidence, and shows non-activity to this coincidence signal at the time of an inequality, When said data detector shows non-activity to said coincidence signal, elimination actuation of data

is performed to said non-volatile memory cell by drawing out said source field HEEREKU TRON through said insulator layer from said floating gate. The elimination circuit which does not perform this elimination actuation when said data detector shows activity to said coincidence signal, After said data detector detects coincidence/inequality of "H" or "L", and the logical level of data latched to said 2nd latch circuit, It has the write-in circuit which performs write-in actuation of data to said non-volatile memory cell irrespective of this detection result by pouring in a hot electron to said floating gate through said insulator layer.

[0010]

[Function] According to the 1st invention, since the data rewriting circuit was constituted as mentioned above, the updating data for rewriting to the maintenance data currently held at the non-volatile memory cell are latched to the 1st latch circuit, and said maintenance data are latched to the 2nd latch circuit. Next, coincidence/inequality of the data latched to the 1st latch circuit and the data latched to the 2nd latch circuit are detected in a comparator circuit, and when this detection result is coincidence, this comparator circuit shows activity to a coincidence signal, and shows non-activity to a coincidence signal at the time of an inequality. When a comparator circuit shows non-activity to a coincidence signal, data are eliminated by drawing out source field HEEREKU TRON through an insulator layer from the floating gate of a non-volatile memory cell by the elimination circuit. Next, the writing of data is performed to a non-volatile memory cell by writing in, after said elimination circuit eliminates said data, and pouring in a hot electron to said floating gate through said insulator layer by the circuit. On the other hand, since it is not necessary to perform elimination and writing when a comparator circuit shows activity to a coincidence signal, as for a data rewriting circuit, elimination and write-in actuation are not performed. Therefore, the count of rewriting actuation decreases as compared with the former, and the life of a non-volatile memory cell is prolonged. [0011] According to the 2nd invention, when the comparator circuit of the 1st invention shows activity to a coincidence signal, although a data rewriting circuit does not perform elimination actuation, the writing of data is performed by the write-in circuit to a non-volatile memory cell. Therefore, the count of elimination actuation decreases as compared with the former, and, in addition to the life of a non-volatile memory cell being prolonged, the data of this non-volatile memory cell are refreshed. According to the 3rd invention, the maintenance data currently held at the non-volatile memory cell are latched to a latch circuit. Next, coincidence/inequality of "H" or "L", and the logical level of the data latched to said latch circuit are detected in a data detector, and when this detection result is coincidence, this data detector shows activity to a coincidence signal, and shows non-activity to a coincidence signal at the time of an inequality. When a data detector shows non-activity to a coincidence signal, data are eliminated by drawing out source field HEEREKU TRON through an

insulator layer from the floating gate of a non-volatile memory cell by the elimination circuit. Next, the writing of data is performed to a non-volatile memory cell by writing in, after said elimination circuit eliminates said data, and pouring in a hot electron to said floating gate through said insulator layer by the circuit. On the other hand, since it is not necessary to perform elimination and writing when a data detector shows activity to a coincidence signal, as for a data rewriting circuit, elimination and write-in actuation are not performed. Therefore, the count of rewriting actuation decreases as compared with the former, and the life of a non-volatile memory cell is prolonged. According to the 4th invention, when the data detector of the 3rd invention shows activity to a coincidence signal, although a data rewriting circuit does not perform elimination actuation, the writing of data is performed by the write-in circuit to a non-volatile memory cell. Therefore, the count of elimination actuation decreases as compared with the former, and, in addition to the life of a non-volatile memory cell being prolonged, the data of this non-volatile memory cell are refreshed. Therefore, said technical problem is solvable.

[0012]

[Example]

The 1st example drawing 1 is the configuration block Fig. of a data rewriting circuit showing the 1st example of this invention. This data rewriting circuit has the 1st latch circuit 21 which latches the updating data Din of n (n; 1 or more integers) bit which wants to rewrite. a latch circuit 21 consists of n delay flip flops (henceforth D-FF) -having -- this -- it has the function in which n D-FF latches each of the updating data Din synchronizing with a common clock signal. The data S21 which the latch circuit 21 latched are inputted into one input side of a comparator circuit 22. Moreover, the maintenance data SM currently held at the non-volatile memory cell array M are inputted into the readout circuitry 23 which is the 2nd latch circuit. The electrical potential difference of the source field of EEPROM to which the electrical potential difference of a sense line shows this non-volatile memory cell array M to drawing 2, and the bit line is transmitted to a drain field. A readout circuitry 23 consists of a sense amplifier, a latch circuit, etc., and has the function which reads and latches the n-bit maintenance data SM of the address to perform rewriting in the non-volatile memory cell array M. The data S23 which the readout circuitry 23 latches are inputted into the input side of another side of a comparator circuit 22. A comparator circuit 22 performs the comparison with data S21 and data S23, when in agreement, it shows activity to the coincidence signal S22, and in the case of the inequality, it has the function which shows non-activity in the coincidence signal S22. The output side of a comparator circuit 22 is connected to each input side of the elimination circuit 24 and the write-in circuit 25.

[0013] The elimination circuit 24 by for example, the command of the timing controller which is not illustrated when it consists of a charge pump circuit and a high-voltage

switching circuit and the coincidence signal S22 shows non-activity It has the function to perform elimination actuation of data to the non-volatile memory cell M by impressing the high voltage to the sense line of the non-volatile memory cell array M, impressing 0V to the bit line, and drawing out source field HEEREKU TRON. When the coincidence signal S22 shows activity, elimination actuation is forbidden based on the logical level of this coincidence signal S22. The write-in circuit 25 by for example, the command of said timing controller when it consists of a charge pump circuit and a high-voltage switching circuit and the coincidence signal S22 shows non-activity, after the elimination circuit 24 performs elimination actuation It has the function to perform write-in actuation of data to the non-volatile memory cell M by impressing 0V to the sense line of the non-volatile memory cell array M, impressing the high voltage to the bit line, and pouring in a hot electron to a floating gate through an insulator layer. When the coincidence signal S22 shows activity, write-in actuation is forbidden based on the logical level of this coincidence signal S22.

[0014] <u>Drawing 3</u> is the circuit diagram of the comparator circuit in <u>drawing 1</u>. this comparator circuit — n IKUSUKURUSHIBUOA circuit (henceforth E-OR) 22a1-22an(s) (n; 1 or more integers), and n input NOR-circuit 22b — having — each output terminal of a latch circuit 21 — every of E-OR22a1-22an — it connects with the 1st input terminal, respectively. Each output terminal of a readout circuitry 23 is connected to each 2nd input terminal of E-OR22a1-22an from LSB of each output terminal of a latch circuit 21 corresponding to the sequence of MSB, respectively. Each output terminal of E-OR22a1-22an is connected to each input terminal of NOR-circuit 22b, respectively. The coincidence signal S22 is outputted from the output terminal of NOR-circuit 22b. Next, actuation [of <u>drawing 1</u>] (1) — (3) is explained.

- [0015] (1) The address to perform rewriting from the load actuation exterior of data and its data (namely, updating data Din) are inputted, and a latch circuit 21 latches these updating data Din. On the other hand, a readout circuitry 23 reads the maintenance data SM corresponding to said specified address from the non-volatile memory array M to coincidence, and latches them to it. Then, a comparator circuit 22 compares data S21 with data S23, when the comparison result is in agreement, it shows activity to the coincidence signal S22, and when this comparison result is not in agreement, it shows non-activity to the coincidence signal S22.
- (2) When the elimination actuation comparator circuit 22 shows non-activity to the coincidence signal S22, the elimination circuit 24 eliminates the data of the address with which it was specified in this non-volatile memory array M by the command of a timing controller, when the high voltage is impressed to the sense line of the non-volatile memory cell array M and it impresses 0V to the bit line. However, when a comparator circuit 22 shows activity to the coincidence signal S22, the elimination circuit 24 does not perform elimination actuation.

(3) After the elimination circuit 24 performs elimination actuation, when the write-in actuation comparator circuit 22 shows non-activity to the coincidence signal S22, and the write-in circuit 25 impresses 0V to the sense line of the non-volatile memory cell M and impresses the high voltage to the bit line by the command of said timing controller, write data in the address with which it was specified in this non-volatile memory array M. However, when a comparator circuit 22 shows activity to the coincidence signal S22, the write-in circuit 25 does not perform write-in actuation. As mentioned above, in this 1st example, when data S21 and data S23 are not in agreement, it performs elimination and write-in actuation, but a data rewriting circuit does not perform elimination and write-in actuation, when in agreement. Therefore, as compared with the former, the count of rewriting actuation becomes fewer, and the life of the non-volatile memory cell array M is prolonged. Furthermore, since elimination/write-in actuation is not performed when data S21 and data S23 are in agreement, the operating time of the part is shortened.

[0016] The 2nd example drawing 4 is the configuration block Fig. of a data rewriting circuit showing the 2nd example of this invention, and the common sign is given to the element in drawing 1, and the common element. In this data rewriting circuit, the write-in circuit 25 in drawing 1 is not controlled by the coincidence signal S22, but the command of write-in actuation is given only by the timing controller which is not illustrated. Others are the same configurations as drawing 1. Next, actuation of drawing 4 is explained. The write-in circuit 25 performs write-in actuation by the command of a timing controller irrespective of this detection result, after detecting coincidence/inequality of the data S23 and data S21 based on a comparator circuit 22. Others perform the same actuation as the 1st example. Therefore, even when rewriting of data is not performed, the maintenance data of the non-volatile memory cell array M are refreshed. As mentioned above, in this 2nd example, when data S21 and data S23 are in agreement, although the elimination circuit 24 does not perform elimination actuation, the write-in circuit 25 performs write-in actuation. When there is no damage over the non-volatile memory cell array M when elimination and write-in actuation are not performed, and only write-in actuation is performed, there is little damage over the non-volatile memory cell array M far as compared with the case where elimination and write-in actuation are performed. Therefore, like the 1st example, the count of elimination becomes fewer and the life of the non-volatile memory cell array M is prolonged. Moreover, the maintenance data of the non-volatile memory cell array M with which data are held for a long period of time, and the maintenance property has deteriorated are refreshed by performing only write-in actuation.

[0017] The 3rd example <u>drawing 5</u> is the configuration block Fig. of a data rewriting circuit showing the 3rd example of this invention. This data rewriting circuit has the data detector 32. This data detector 32 consists of E-OR, and one input terminal is

connected to "L." Moreover, this data rewriting circuit is equipped with the readout circuitry 33 which is a latch circuit. A readout circuitry 33 consists of a sense amplifier, a latch circuit, etc., and has the function which reads and latches the maintenance data SMA currently held at the non-volatile memory cell array MA. The output terminal of a readout circuitry 33 is connected to the input terminal of another side of the data detector 32. This data detector 32 is a circuit which detects whether the data S33 which the readout circuitry 33 read are "L" (data shall be set to "L" when written in), shows activity to the coincidence signal S32 when data S33 are "H". The electrical potential difference of the source field of EEPROM which the electrical potential difference of a sense line shows to drawing 2, and the bit line is transmitted to a drain field by the non-volatile memory cell array MA like the non-volatile memory cell array M in drawing 1. The output side of the data detector 32 is connected to each input side of the elimination circuit 34 and the write-in circuit 35.

[0018] When the elimination circuit 34 consists of a charge pump circuit and a high-voltage switching circuit as well as the elimination circuit 24 in drawing 1 and the coincidence signal S32 shows non-activity, by the command of the timing controller which is not illustrated When it has the function to impress the high voltage to the sense line of the non-volatile memory cell array MA, to impress 0V to the bit line, and to perform elimination actuation and the coincidence signal S32 shows activity, elimination actuation is forbidden based on the logical level of this coincidence signal S32. The write-in circuit 35 consists of a charge pump circuit and a high-voltage switching circuit as well as the write-in circuit 25 in drawing 1. When the coincidence signal S32 shows non-activity, after the elimination circuit 34 performs elimination actuation, by the command of said timing controller When it has the function to impress 0V to the sense line of the non-volatile memory cell array MA, to impress the high voltage to the bit line, and to perform write-in actuation and the coincidence signal S32 shows activity, write-in actuation is forbidden based on the logical level of this coincidence signal S32. Next, actuation [of drawing 5] (1) - (3) is explained.

- [0019] (1) A readout circuitry 33 reads the data of the address which rewrites the non-volatile memory cell array MA. The read result is "L", or (that is, are data written in?) it detects whether it is no in the data detector 32. The data detector 32 shows activity to the coincidence signal S32, when the read result is "L", and in the case of "H", it shows non-activity at the coincidence signal S32.
- (2) When the elimination actuation data detector 32 shows non-activity to the coincidence signal S32, the elimination circuit 34 eliminates the data of the address with which it was specified in this non-volatile memory array MA by the command of a timing controller, when the high voltage is impressed to the sense line of the non-volatile memory cell array MA and it impresses 0V to the bit line. However, when the data detector 32 shows activity to the coincidence signal S32, the elimination

circuit 34 does not perform elimination actuation.

(3) When the write-in actuation data detector 32 shows non-activity to the coincidence signal S32, after the elimination circuit 34 performs elimination actuation, the write-in circuit 35 writes data in the address with which it was specified in this non-volatile memory array MA by the command of a timing controller, when 0V are impressed to the sense line of the non-volatile memory cell array MA and it impresses the high voltage to the bit line. However, as for the write-in circuit 35, the coincidence signal S32 does not perform write-in actuation, when the data detector 32 shows activity.

[0020] Thus, when the maintenance data in the non-volatile memory array MA are "L" (that is, data are already written in), elimination and write-in actuation are not performed. As mentioned above, in this 3rd example, when data are written in the non-volatile memory array MA ("that is, data L"), a data rewriting circuit does not perform elimination and write-in actuation. Therefore, like the 1st example, damage is not done to the non-volatile memory cell array MA at all, but the count of rewriting becomes fewer, and the life of this non-volatile memory cell array MA is prolonged. Furthermore, since there is no 1st latch circuit in the 1st example, a circuit scale becomes small.

[0021] The 4th example <u>drawing 6</u> is the configuration block Fig. of a data rewriting circuit showing the 4th example of this invention, and the common sign is given to the element in <u>drawing 5</u>, and the common element. This data rewriting circuit has data detector 32A. This data detector 32A consists of E-OR, and one input terminal is connected to "H". This data detector 32A is a circuit which detects whether the data S33 which the readout circuitry 33 read are "H" (data shall become "H" when eliminated), shows activity to coincidence signal S32A when data S33 are "H", and shows non-activity to coincidence signal S32A when data S33 are "L." Moreover, the write-in circuit 36 in <u>drawing 5</u> is not controlled by coincidence signal S32A, but the command of write-in actuation is given only by the timing controller which is not illustrated. Others are the same configurations as <u>drawing 5</u>. Next, actuation of <u>drawing 6</u> is explained.

[0022] The write-in circuit 36 performs write-in actuation by the command of a timing of detection controller irrespective this result after detection coincidence/inequality of the data S33 and "H" by data detector 32A. Others perform the same actuation as the 3rd example. As mentioned above, in this 4th example, since only write-in actuation of data is performed without performing elimination actuation when the maintenance data of the non-volatile memory cell array MA are "H" (that is, data are already eliminated), the count of rewriting becomes fewer and the life of the non-volatile memory cell array MA is prolonged. Furthermore, since there is no 1st latch circuit in the 1st example, a circuit scale becomes small. In addition, this invention is not limited to the above-mentioned example, but various deformation is possible for it. As the modification, there is the following, for example. [0023] (a) Although the 1st and 2nd examples are the circuits supposing rewriting of a cutting tool unit and the 3rd and 4th examples are the circuits supposing rewriting of bitwise, these examples can respond to a bit, a cutting tool, and a page (namely, several bytes of package writing), if numbers, such as a readout circuitry, a latch circuit, a comparator circuit, and a detector, are fluctuated if needed.

(b) This invention is applied to the non-volatile memory cell the source field formed into the substrate not only like EEPROM but like a flash memory, and at large by which the floating gate was prepared through the insulator layer on between drain fields.

[0024]

[Effect of the Invention] According to the 1st invention, as explained to the detail above, when updating data and maintenance data are not in agreement, elimination and write-in actuation are performed, but a data rewriting circuit does not perform elimination and write-in actuation, when in agreement. Therefore, the count of rewriting actuation can be reduced as compared with the former, and the life of a non-volatile memory cell can be prolonged. Furthermore, since elimination/write-in actuation is not performed when updating data and maintenance data are in agreement, the operating time of the part can be shortened. According to the 2nd invention, when updating data and maintenance data are in agreement, although an elimination circuit does not perform elimination actuation, a write-in circuit performs write-in actuation. When there is no damage over a non-volatile memory cell when performing neither elimination nor writing, and only writing in, there is little damage over a non-volatile memory cell far as compared with the case where elimination and writing are performed. Therefore, the life of a non-volatile memory cell can be prolonged. Moreover, the data of a non-volatile memory cell with which data are held for a long period of time, and the maintenance property has deteriorated can be made to refresh by performing only write-in actuation.

[0025] According to the 3rd invention, when data are written in the non-volatile memory cell, a data rewriting circuit does not perform elimination and write-in actuation. Therefore, damage cannot be done to a non-volatile memory cell at all, but the count of rewriting can be reduced, and the life of this non-volatile memory cell can be prolonged. Furthermore, since there is no 1st latch circuit of the 1st invention, a circuit scale can be made smaller than the 1st invention. Since according to the 4th invention only write-in actuation of data is performed, without performing elimination actuation when the maintenance data of a non-volatile memory cell are already eliminated, the life of a non-volatile memory cell can be prolonged. Furthermore, since there is no 1st latch circuit of the 1st invention, a circuit scale can be made smaller than the 1st invention.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the configuration block Fig. of a data rewriting circuit showing the 1st example of this invention.

[Drawing 2] It is the sectional view of the conventional general EEPROM.

[Drawing 3] It is the circuit diagram of the comparator circuit in drawing 1.

[Drawing 4] It is the configuration block Fig. of a data rewriting circuit showing the 2nd example of this invention.

[Drawing 5] It is the configuration block Fig. of a data rewriting circuit showing the 3rd example of this invention.

[Drawing 6] It is the configuration block Fig. of a data rewriting circuit showing the 4th example of this invention.

[Description of Notations]

- 2 [] Source Field
- 3 [] between Drain Fields
- 4 [] Insulator Layer
- 5 [] Floating Gate
- 21 [] Latch Circuit
- 23 33 Readout circuitry
- 22 Comparator circuit
- 24 34 Elimination circuit
- 25 35 Write-in circuit
- 32 32A Data detector
- M, MA Non-volatile memory cell

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-63286

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 16/06

G11C 17/00

510E

審査請求 未請求 請求項の数4 OL (全 9 頁)


(21)出願番号	特願平7-220020	(71) 出願人 591049893	
		株式会社沖マイクロデザイン宮崎	
(22)出顧日	平成7年(1995)8月29日	宮崎県宮崎市大和町9番2号	
		(71) 出願人 000000295	
		沖電気工業株式会社	
		東京都港区虎ノ門1丁目7番12号	
		(72)発明者 泊 伸広	
		宮崎県宮崎市大和町9番2号 株式会社沖	
		マイクロデザイン宮崎内	
		(72)発明者 松田 吉生	
		宮崎県宮崎市大和町9番2号 株式会社沖	
		マイクロデザイン宮崎内	
		(74)代理人 弁理士 柿本 恭成	

(54) 【発明の名称】 データ替換回路

(57)【要約】

【目的】 不揮発性メモリに対する不必要な消去動作をなくして寿命を延ばす。

【構成】 ラッチ回路21が更新データDinをラッチし、読み出し回路23が保持データSMを不揮発性メモリアレイMから読み出してラッチする。比較回路22はデータS21とデータS23とをを比較し、その比較結果が一致した場合は一致信号S22に活性を示し、一致しない場合は一致信号S22に活性を示す。一致信号S22が非活性の場合、消去回路24は不揮発性メモリアレイM中の指定されたアドレスのデータの消去を行う。一致信号S22が活性を示した場合、消去回路24は消去動作を行わない。一致信号S22が非活性を示した場合、消去回路24が消去動作を行った後、書き込み回路26は、不揮発性メモリアレイM中の指定されたアドレスにデータの書き込みを行う。一致信号S22が活性を示した場合、書き込み回路25は書き込み動作を行わない。



本発明の第1の実施例のデータ書換回路

【特許請求の範囲】

【請求項1】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、

1

前記不揮発性メモリセルに保持されている保持データに 対して書き換えるための更新データをラッチする第1の ラッチ回路と、

前記保持データを読み出してラッチする第2のラッチ回路と、

前記第1のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータとの一致/不一致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示す比較回路と、

前記比較回路が前記一致信号に非活性を示したとき、前 記浮遊ゲートから前記絶縁膜を介して前記ソース領域へ エレクトロンを引抜くことにより前記不揮発性メモリセ ルに対してデータの消去動作を行い、前記比較回路が前 記一致信号に活性を示したとき、該消去動作を行わない 20 消去回路と、

前記比較回路が前記一致信号に非活性を示したとき、前 記消去回路が前記データの消去を行った後にホットエレ クトロンを前記絶縁膜を介して前記浮遊ゲートへ注入す ることにより前記不揮発性メモリセルに対してデータの 書き込み動作を行い、前記比較回路が前記一致信号に活 性を示したとき、該書き込み動作を行わない書き込み回 路とを、

備えたことを特徴とするデータ書換回路。

【請求項2】 基板中に形成されたソース領域とドレイ 30 ン領域間上に、絶縁膜を介して浮遊ゲートが設けられた 不抑発性メモリに対してデータの書き込み動作及び消去 動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データに 対して書き換えるための更新データをラッチする第1の ラッチ回路と、

前記保持データを読み出してラッチする第2のラッチ回路と、

前記第1のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータとの一致/不一致を 40検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示す比較回路と、

前記比較回路が前記一致信号に非活性を示したとき、前 記浮遊ゲートから前記絶縁膜を介して前記ソース領域へ エレクトロンを引抜くことにより前記不揮発性メモリセ ルに対してデータの消去動作を行い、前記比較回路が前 記一致信号に活性を示したとき、該消去動作を行わない 消去回路と、

前記比較回路が前記第1のラッチ回路にラッチされたデ 50 クトロンを前記絶縁膜を介して前記浮遊ゲートへ注入す

ータと前記第2のラッチ回路にラッチされたデータとの一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行う書き込み回路とを、

備えたことを特徴とするデータ書換回路。

【請求項3】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書き込み動作及び10 消去動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データを 読み出してラッチするラッチ回路と、

高レベル又は低レベルと前記ラッチ回路にラッチされた データの論理レベルとの一致/不一致を検出し、該検出 結果が一致のとき一致信号に活性を示し、不一致のとき 該一致信号に非活性を示すデータ検出回路と、

前記データ検出回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことにより前記不揮発性メモリセルに対してデータの消去動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、

前記データ検出回路が前記一致信号に非活性を示したとき、前記消去回路が前記データの消去を行った後にホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該書き込み動作を行わない書き込み回路とを、

O 備えたことを特徴とするデータ書換回路。

【請求項4】 基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、

前記不揮発性メモリセルに保持されている保持データを 読み出してラッチするラッチ回路と、

高レベル又は低レベルと前記ラッチ回路にラッチされた データの論理レベルとの一致/不一致を検出し、該検出 結果が一致のとき一致信号に活性を示し、不一致のとき 該一致信号に非活性を示すデータ検出回路と、

前記データ検出回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことにより前記不揮発性メモリセルに対してデータの消去動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、

前記データ検出回路が高レベル又は低レベルと前記ラッチ回路にラッチされたデータの論理レベルとの一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロンを前記絶縁順を介して前記浮遊ゲートへ注入す

3

ることにより前記不揮発性メモリセルに対してデータの むき込み動作を行うむき込み回路とを、 備えたことを特徴とするデータ曹換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データの記憶装置、特にEEPROM(Electrically Erasable Programmable ROM)等の不揮発性メモリに対するデータの書換回路に関するものである。

[0002]

【従来の技術】EEPROM等の不揮発性メモリのデータの書き換え動作を行う場合、従来のデータ書換回路では、不揮発性メモリの書き込みを行いたいアドレスに既に書き込まれている保持データの内容にかかわらず、先ず該保持データの消去動作を行い、次に書き込み動作を行う。つまり、保持データと書き換えを行いたい更新データとが同一の場合でも書き込み動作が行われる。

[0003]

【発明が解決しようとする課題】従来のデータ書換回路では、次のような課題があった。図2は、不揮発性メモ20リの一つである一般的なEEPROMの構造を示す概略の断面図である。このEEPROMは、基板1中に形成されたソース領域2及びドレイン領域3の間の上部に、下から順にトンネル絶縁膜4、浮遊ゲート(FG)5、ゲート間絶縁膜6、及び制御ゲート(CG)7を積層した積層ゲートMOSFET構造になっている。ソース領域2にはソース電極11、ドレイン領域3にはドレイン電極12、及び制御ゲート7には制御ゲート電極13がそれぞれ接続されている。このEEPROMでは、浮遊ゲート5中の電子(エレクトロン)の畳により、制御ゲート7から見た閾値が変化することを利用してデータの書き込み及び消去を行うようになっている。次に、図2の動作(1)~(2)を説明する。

【0004】(1) 書き込み動作

(2) 消去動作

例えば、ソース電極 1 1 に + 5 V、及び制御ゲート電極 1 3 に - 9 Vを印加し、浮遊ゲート 5 からトンネル絶縁 膜 4 を介してソース領域 2 ヘエレクトロンを引抜くこと により、データの消去を行う。以上の動作をデータ書換 回路が行っていた。つまり、保持データと更新データとが同一の場合でも消去及び書き込み動作が行われるという無駄な書き換え動作がある。そのため、書き換え可能 な回数が減少するという問題があった。

【0005】例えば、図2のEEPROMでは、書き込み及び 50

消去時に、エレクトロンをトンネル絶縁膜4中を透過させることで行うことから、該トンネル絶縁膜4中にエレクトロンやホールが捕獲され、書き込み効率や消去効率が低下するという信頼性上の問題がある。そのため、書き込み後の閾値が低下し、或いは消去後の閾値が上昇し、この両方の閾値の差である閾値ウインドウが狭くなる。閾値ウインドウが狭まると、高レベル(以下、

"H"という)及び低レベル(以下、"L"という)の 判定ができず、メモリ動作が不可能になってしまうこと がある。つまり、EEPROM等の不揮発性メモリには、物理 的に書き換え回数に制限があり、或る程度の書き換え回 数を越えると、書き換えができなくなるという問題があ る。一般的なEEPROMでは、1万回~10万回程度が書き 換え回数の限界である。

[0006]

【課題を解決するための手段】第1の発明は、前記課題 を解決するために、基板中に形成されたソース領域とド レイン領域間上に、絶縁膜を介して浮遊ゲートが設けら れた不揮発性メモリセルに対してデータの書き込み動作 及び消去動作を行うデータ書換回路において、次のよう な回路を備えている。即ち、前記不揮発性メモリセルに 保持されている保持データに対して書き換えるための更 **新データをラッチする第1のラッチ回路と、前記保持デ** ータを読み出してラッチする第2のラッチ回路と、前記 第1のラッチ回路にラッチされたデータと前記第2のラ ッチ回路にラッチされたデータとの一致/不一致を検出 し、該検出結果が一致のとき一致信号に活性を示し、不 一致のとき該一致信号に非活性を示す比較回路と、前記 比較回路が前記一致信号に非活性を示したとき、前記浮 遊ゲートから前記絶縁膜を介して前記ソース領域へエレ クトロンを引抜くことにより前記不揮発性メモリセルに 対してデータの消去動作を行い、前記比較回路が前記一 致信号に活性を示したとき、該消去動作を行わない消去 回路と、前記比較回路が前記一致信号に非活性を示した とき、前記消去回路が前記データの消去を行った後にホ ットエレクトロンを前記絶縁膜を介して前記浮遊ゲート へ注入することにより前記不揮発性メモリセルに対して データの書き込み動作を行い、前記比較回路が前記一致 信号に活性を示したとき、該書き込み動作を行わない書 き込み回路とを、備えている。

【0007】第2の発明では、基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリに対してデータの書き込み動作及び消去動作を行うデータ書換回路において、次のような回路を備えている。即ち、前記不揮発性メモリセルに保持されている保持データに対して書き換えるための更新データをラッチする第1のラッチ回路と、前記保持データを読み出してラッチする第2のラッチ回路と、前記第1のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータとの一致/不一

致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示す比較回路と、前記比較回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことにより前記不揮発性メモリセルに対してデータの消去動作を行い、前記比較回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、前記比較回路が前記第1のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータと前記第2のラッチ回路にラッチされたデータとの一致/不一致を検出した後、該検出10結果にかかわらずホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの費き込み動作を行う書き込み回路とを、備えている。

【0008】第3の発明では、基板中に形成されたソー ス領域とドレイン領域間上に、絶縁膜を介して浮遊ゲー トが設けられた不揮発性メモリセルに対してデータの書 き込み動作及び消去動作を行うデータ書換回路におい て、次のような回路を備えている。即ち、前記不揮発性 メモリセルに保持されている保持データを読み出してラ ッチするラッチ回路と、"H"又は"L"と前記第2の ラッチ回路にラッチされたデータの論理レベルとの一致 /不一致を検出し、該検出結果が一致のとき一致信号に 活性を示し、不一致のとき該一致信号に非活性を示すデ ータ検出回路と、前記データ検出回路が前記一致信号に 非活性を示したとき、前記浮遊ゲートから前記絶縁膜を 介して前記ソース領域へエレクトロンを引抜くことによ り前記不揮発性メモリセルに対してデータの消去動作を 行い、前記データ検出回路が前記一致信号に活性を示し たとき、該消去動作を行わない消去回路と、前記データ 30 検出回路が前記一致信号に非活性を示したとき、前記消 去回路が前記データの消去を行った後にホットエレクト ロンを前記絶縁膜を介して前記浮遊ゲートへ注入するこ とにより前記不揮発性メモリセルに対してデータの書き 込み動作を行い、前記データ検出回路が前記一致信号に 活性を示したとき、該書き込み動作を行わない書き込み 回路とを、備えている。

【0009】第4の発明では、基板中に形成されたソース領域とドレイン領域間上に、絶縁膜を介して浮遊ゲートが設けられた不揮発性メモリセルに対してデータの書 40 き込み動作及び消去動作を行うデータ書換回路において、次のような回路を備えている。即ち、前記不揮発性メモリセルに保持されている保持データを読み出してラッチするラッチ回路と、"H"又は"L"と前記第2のラッチ回路にラッチされたデータの論理レベルとの一致/不一致を検出し、該検出結果が一致のとき一致信号に活性を示し、不一致のとき該一致信号に非活性を示すデータ検出回路と、前記データ検出回路が前記一致信号に非活性を示したとき、前記浮遊ゲートから前記絶縁膜を介して前記ソース領域へエレクトロンを引抜くことによ 50

り前記不揮発性メモリセルに対してデータの消去動作を行い、前記データ検出回路が前記一致信号に活性を示したとき、該消去動作を行わない消去回路と、前記データ検出回路が "H"又は"L"と前記第2のラッチ回路にラッチされたデータの論理レベルとの一致/不一致を検出した後、該検出結果にかかわらずホットエレクトロンを前記絶縁膜を介して前記浮遊ゲートへ注入することにより前記不揮発性メモリセルに対してデータの書き込み動作を行う書き込み回路とを、備えている。

[0010]

【作用】第1の発明によれば、以上のようにデータ書き 換え回路を構成したので、不揮発性メモリセルに保持さ れている保持データに対して書き換えるための更新デー タが第1のラッチ回路にラッチされ、前記保持データが 第2のラッチ回路にラッチされる。次に、第1のラッチ 回路にラッチされたデータと第2のラッチ回路にラッチ されたデータとの一致/不一致が比較回路で検出され、 該検出結果が一致のとき該比較回路は一致信号に活性を 示し、不一致のとき一致信号に非活性を示す。比較回路 が一致信号に非活性を示したとき、消去回路により不揮 発性メモリセルの浮遊ゲートから絶縁膜を介してソース 領域へエレクトロンを引抜くことによりデータが消去さ れる。次に、前記消去回路が前記データの消去を行った 後に書き込み回路によりホットエレクトロンを前記絶縁 膜を介して前記浮遊ゲートへ注入することにより不揮発 性メモリセルに対してデータの書き込みが行われる。一 方、比較回路が一致信号に活性を示したとき、消去及び 書き込みを行う必要がないので、データ書換回路は消去 及び書き込み動作を行わない。そのため、従来と比較し て書き換え動作の回数が減少し、不揮発性メモリセルの 寿命が延びる。

【0011】第2の発明によれば、第1の発明の比較回 路が一致信号に活性を示したとき、データ書換回路は消 去動作を行わないが、書き込み回路により不揮発性メモ リセルに対してデータの書き込みが行われる。そのた め、従来と比較して消去動作の回数が減少し、不揮発性 メモリセルの寿命が延びることに加えて該不揮発性メモ リセルのデータがリフレッシュされる。第3の発明によ れば、不揮発性メモリセルに保持されている保持データ がラッチ回路にラッチされる。次に、"H"又は"L" と前記ラッチ回路にラッチされたデータの論理レベルと の一致/不一致がデータ検出回路で検出され、該検出結 果が一致のとき該データ検出回路は一致信号に活性を示 し、不一致のとき一致信号に非活性を示す。データ検出 回路が一致信号に非活性を示したとき、消去回路により 不揮発性メモリセルの浮遊ゲートから絶縁膜を介してソ ース領域へエレクトロンを引抜くことによりデータが消 去される。次に、前記消去回路が前記データの消去を行 った後に書き込み回路によりホットエレクトロンを前記 絶縁膜を介して前記浮遊ゲートへ注入することにより不 7

揮発性メモリセルに対してデータの書き込みが行われる。一方、データ検出回路が一致信号に活性を示したとき、消去及び書き込みを行う必要がないので、データ書換回路は消去及び書き込み動作を行わない。そのため、従来と比較して書き換え動作の回数が減少し、不揮発性メモリセルの寿命が延びる。第4の発明によれば、第3の発明のデータ検出回路が一致信号に活性を示したとき、データ書換回路は消去動作を行わないが、書き込み回路により不揮発性メモリセルに対してデータの書き込みが行われる。そのため、従来と比較して消去動作の回りが減少し、不揮発性メモリセルの寿命が延びることに加えて該不揮発性メモリセルのデータがリフレッシュされる。従って、前記課題を解決できるのである。

【0012】 【実施例】

第1の実施例

図1は、本発明の第1の実施例を示すデータ書換回路の 構成プロック図である。このデータ書換回路は、書き換 えを行いたいn(n;1以上の整数)ビットの更新デー タDinをラッチする第1のラッチ回路21を有してい 20 る。ラッチ回路21は、n個の遅延フリップフロップ (以下、D-FFという)で構成され、該n個のD-F Fが共通のクロック信号に同期して更新データDinの 各々をラッチする機能を有している。ラッチ回路21が ラッチしたデータ S 2 1 は、比較回路 2 2 の一方の入力 側に入力されるようになっている。又、不揮発性メモリ セルアレイMに保持されている保持データSMは、第2 のラッチ回路である読み出し回路23に入力されるよう になっている。この不揮発性メモリセルアレイMは、セ ンスラインの電圧が例えば図2に示すEEPROMのソース領 30 域に、及びビットラインの電圧がドレイン領域に伝達さ れるようになっている。読み出し回路23は、センスア ンプ及びラッチ回路等で構成され、不揮発性メモリセル アレイM中の書き換えを行いたいアドレスのnビットの 保持データSMを読み出してラッチする機能を有してい る。読み出し回路23がラッチしているデータS23 は、比較回路22の他方の入力側に入力されるようにな っている。比較回路22は、データS21とデータS2 3との比較を行い、一致した場合には一致信号S22に 活性を示し、不一致の場合には一致信号 S 2 2 に非活性 40 を示す機能を有している。比較回路22の出力側は、消 去回路24及び書き込み回路25の各入力側に接続され

【0013】消去回路24は、例えばチャージポンプ回路や高電圧スイッチ回路で構成され、一致信号S22が非活性を示した場合、図示しないタイミングコントローラの指令により、不揮発性メモリセルアレイMのセンスラインに高電圧、及びビットラインに0Vを印加してソース領域へエレクトロンを引抜くことにより不揮発性メモリセルMに対してデータの消去動作を行う機能を有

し、一致信号S22が活性を示した場合には、該一致信号S22の論理レベルに基づいて消去動作が禁止されるようになっている。書き込み回路25は、例えばチャージポンプ回路や高電圧スイッチ回路で構成され、一致信号S22が非活性を示した場合、消去回路24が消去助作を行った後、前記タイミングコントローラの指令にり、不揮発性メモリセルアレイMのセンスラインに0V、及びビットラインに高電圧を印加してホットエレクトロンを絶縁膜を介して浮遊ゲートへ注入することにより不揮発性メモリセルMに対してデータの書き込み動作を行う機能を有し、一致信号S22が活性を示した場合には、該一致信号S22の論理レベルに基づいて書き込み動作が禁止されるようになっている。

【0014】図3は、図1中の比較回路の回路図である。この比較回路は、n個のイクスクルーシブオア回路(以下、E-ORという)22a1~22an(n;1以上の整数)及びn入力NOR回路22bを備え、ラッチ回路21の各出力端子が、E-OR22a1~22anの各第1の入力端子にそれぞれ接続されている。読み出し回路23の各出力端子は、ラッチ回路21の各出力端子のLSBからMSBの順序に対応してE-OR22a1~22anの各第2の入力端子にそれぞれ接続されている。E-OR22a1~22anの各出力端子は、NOR回路22bの各入力端子にそれぞれ接続されている。NOR回路22bの出力端子からは一致信号S22が出力されるようになっている。次に、図1の動作(1)~(3)を説明する。

【0015】(1) データのロード動作

外部から書き換えを行いたいアドレスとそのデータ(即ち、更新データDin)が入力され、ラッチ回路 21 が該更新データDinをラッチする。一方、同時に、読み出し回路 23 が、指定された前記アドレスに対応する保持データ 5 Mを不揮発性メモリアレイMから読み出してラッチする。その後、比較回路 22 は、データ 52 1とデータ 52 3とを比較し、その比較結果が一致した場合には一致信号 52 2に活性を示し、該比較結果が一致しない場合には一致信号 52 2に非活性を示す。

(2) 消去動作

比較回路22が一致信号S22に非活性を示した場合、タイミングコントローラの指令により、消去回路24は、不揮発性メモリセルアレイMのセンスラインに高電圧、及びビットラインに0Vを印加することにより、該不揮発性メモリアレイM中の指定されたアドレスのデータの消去を行う。但し、比較回路22が一致信号S22に活性を示した場合、消去回路24は消去動作を行わない。

(3) 書き込み動作

50

比較回路22が一致信号S22に非活性を示した場合、 前記タイミングコントローラの指令により、消去回路2 4が消去動作を行った後、書き込み回路25は、不揮発 性メモリセルMのセンスラインに 0 V、及びビットラインに高電圧を印加することにより、該不揮発性メモリアレイM中の指定されたアドレスにデータの書き込みを行う。但し、比較回路 2 2 が一致信号 S 2 2 に活性を示した場合、書き込み回路 2 5 は書き込み動作を行わない。以上のように、この第 1 の実施例では、データ書換回路は、データ S 2 1 とデータ S 2 3 とが一致している場合には消去及び書き込み動作を行うが、一致している場合には消去及び書き込み動作を行わない。そのため、従来と比較して書き換え動作の回数が減り、不揮発性メモリセルアレイMの寿命が延びる。更に、データ S 2 1 とデータ S 2 3 とが一致している場合、消去/書き込み動作が行われないので、その分の動作時間が短縮される。

【0016】第2の実施例 図4は、本発明の第2の実施例を示すデータ書換回路の 構成ブロック図であり、図1中の要素と共通の要素には 共通の符号が付されている。このデータ書き換え回路で は、図1中の書き込み回路25が一致信号S22で制御 されず、図示しないタイミングコントローラのみで書き 込み動作の指令が与えられるようになっている。他は図 20 1と同様の構成である。次に、図4の動作を説明する。 むるとは、比較回路22によるデータ523 とデータ S 2 1 との一致/不一致を検出した後、該検出 結果にかかわらずタイミングコントローラの指令により 書き込み動作を行う。他は第1の実施例と同様の動作を 行う。従って、データの書き換えが行われない場合でも 不揮発性メモリセルアレイMの保持データがリフレッシ ュされる。以上のように、この第2の実施例では、デー タ S 2 1 とデータ S 2 3 とが一致した場合には消去回路 24は消去動作を行わないが、書き込み回路25が書き 30 込み動作を行う。消去及び書き込み動作が行われない場 合、不抑発性メモリセルアレイMに対する損傷は全くな く、鸖き込み動作のみが行われる場合、不揮発性メモリ セルアレイMに対する損傷は、消去及び書き込み動作を 行う場合に比較して遥かに少ない。そのため、第1の実 施例と同様に、消去回数が減り、不揮発性メモリセルア レイMの寿命が延びる。又、書き込み動作のみを行うこ とにより、データを長期間保持していて保持特性が劣化 している不揮発性メモリセルアレイMの保持データがリ

【0017】<u>第3の実施例</u>

フレッシュされる。

図5は、本発明の第3の実施例を示すデータ書換回路の構成プロック図である。このデータ書換回路は、データ検出回路32を有している。このデータ検出回路32は E-ORで構成され、一方の入力端子は"L"に接続されている。又、このデータ書換回路は、ラッチ回路である読み出し回路33を備えている。読み出し回路33は、センスアンプ及びラッチ回路等で構成され、不揮発性メモリセルアレイMAに保持されている保持データSMAを読み出してラッチする機能を有している。読み出50

し回路33の出力端子は、データ検出回路32の他方の入力端子に接続されている。このデータ検出回路32は、読み出し回路33が読み出したデータS33が"L"(書き込みされた場合はデータが"L"になるものとする)であるか否かを検出し、データS33が"L"の場合には一致信号S32に活性を示し、データS33が"H"の場合には一致信号S32に非活性を示す回路である。不揮発性メモリセルアレイMAは、図1中の不揮発性メモリセルアレイMと同様に、センスラインの電圧が例えば図2に示すEEPROMのソース領域に、及びビットラインの電圧がドレイン領域に伝達されるようになっている。データ検出回路32の出力側は、消去回路34及び書き込み回路35の各入力側に接続されている。

10

【0018】消去回路34は、図1中の消去回路24と 同様にチャージポンプ回路や高電圧スイッチ回路で構成 され、一致信号S32が非活性を示した場合、図示しな いタイミングコントローラの指令により、不揮発性メモ リセルアレイMAのセンスラインに高電圧、及びビット ラインにOVを印加して消去動作を行う機能を有し、一 致信号S32が活性を示した場合には、該一致信号S3 2の論理レベルに基づいて消去動作が禁止されるように なっている。書き込み回路35は、図1中の書き込み回 路25と同様にチャージポンプ回路や高電圧スイッチ回 路で構成され、一致信号S32が非活性を示した場合、 消去回路34が消去動作を行った後、前記タイミングコ ントローラの指令により、不揮発性メモリセルアレイM AのセンスラインにOV、及びビットラインに高電圧を 印加して書き込み動作を行う機能を有し、一致信号 S 3 2が活性を示した場合には、該一致信号 S 3 2 の論理レ ベルに基づいて書き込み動作が禁止されるようになって いる。次に、図5の動作(1)~(3)を説明する。 【0019】(1) 読み出し回路33は、不揮発性メ モリセルアレイMAの書き換えを行うアドレスのデータ の読み出しを行う。読み出した結果が"L"であるか (即ち、データが書き込みされているか) 否かをデータ 検出回路32で検出する。データ検出回路32は、読み 出した結果が"L"の場合には一致信号S32に活性を 示し、"H"の場合には一致信号S32に非活性を示 す。

(2) 消去動作

40

データ検出回路32が一致信号S32に非活性を示した場合、タイミングコントローラの指令により、消去回路34は、不揮発性メモリセルアレイMAのセンスラインに高電圧、及びビットラインに0Vを印加することにより、該不揮発性メモリアレイMA中の指定されたアドレスのデータの消去を行う。但し、データ検出回路32が一致信号S32に活性を示した場合、消去回路34は消去動作を行わない。

(3) 書き込み動作

ものがある。

データ検出回路32が一致信号S32に非活性を示した 場合、消去回路34が消去動作を行った後、タイミング コントローラの指令により、書き込み回路35は、不揮 発性メモリセルアレイMAのセンスラインにOV、及び ビットラインに高電圧を印加することにより、該不揮発 性メモリアレイMA中の指定されたアドレスにデータの むき込みを行う。但し、データ検出回路32が一致信号 S32が活性を示した場合、書き込み回路35は書き込 み動作を行わない。

【0020】このように、不揮発性メモリアレイMA中 10 の保持データが"L" (即ち、既にデータが書き込まれ ている) の場合は、消去及び書き込み動作を行わない。 以上のように、この第3の実施例では、不揮発性メモリ アレイMAにデータが書き込まれている(即ち、データ が"L")場合は、データ書換回路は消去及び書き込み 動作を行わない。そのため、第1の実施例と同様に、不 揮発性メモリセルアレイMAに全く損傷を与えず、書き 換え回数が減り、該不揮発性メモリセルアレイMAの寿 命が延びる。更に、第1の実施例における第1のラッチ 回路がないので、回路規模が小さくなる。

【0021】第4の実施例

図6は、本発明の第4の実施例を示すデータ書換回路の 構成プロック図であり、図5中の要素と共通の要素には 共通の符号が付されている。このデータ書換回路は、デ ータ検出回路32Aを有している。このデータ検出回路 32AはE-ORで構成され、一方の入力端子は"H" に接続されている。このデータ検出回路32Aは、読み 出し回路33が読み出したデータS33が"H"(消去 された場合はデータが "H" になるものとする) である か否かを検出し、データS33が"H"の場合には一致 30 信号S32Aに活性を示し、データS33が"L"の場 合には一致信号S32Aに非活性を示す回路である。 又、図5中の鸖き込み回路36が一致信号S32Aで制 御されず、図示しないタイミングコントローラのみで書 き込み動作の指令が与えられるようになっている。他は 図5と同様の構成である。次に、図6の動作を説明す る。

の後、該検出結果にかかわらずタイミングコントローラ の指令により書き込み動作を行う。他は第3の実施例と 同様の動作を行う。以上のように、この第4の実施例で は、不揮発性メモリセルアレイMAの保持データが "H" (即ち、既にデータが消去されている) の場合 は、消去動作を行わずにデータの書き込み動作のみが行 われるので、書き換え回数が減り、不揮発性メモリセル アレイMAの寿命が延びる。更に、第1の実施例におけ る第1のラッチ回路がないので、回路規模が小さくな る。尚、本発明は上記実施例に限定されず、種々の変形 が可能である。その変形例としては、例えば次のような 50

【0022】鸖き込み回路36は、データ検出回路32

AによるデータS33と"H"との一致/不一致の検出

【0023】(a) 第1及び第2の実施例は、バイト 単位の書き換えを想定した回路であり、第3及び第4の 実施例は、ビット単位の書き換えを想定した回路である が、これらの実施例は、読み出し回路、ラッチ回路、比 較回路、検出回路等の数を必要に応じて増減すれば、ビ ット、バイト、ページ(即ち、数バイトの一括書き込 み) に対応できる。

12

(b) 本発明はEEPROMに限らず、例えばフラッシュメ モリのように基板中に形成されたソース領域とドレイン 領域間上に、絶縁膜を介して浮遊ゲートが設けられた不 揮発性メモリセル全般に適用される。

[0024]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、データ書換回路は、更新データと保持データ とが一致していない場合には消去及び書き込み動作を行 うが、一致している場合には消去及び書き込み動作を行 わない。そのため、従来と比較して書き換え動作の回数 を減らすことができ、、不揮発性メモリセルの寿命を延 ばすことができる。更に、更新データと保持データとが 一致している場合、消去/書き込み動作を行わないの で、その分の動作時間を短縮できる。第2の発明によれ ば、更新データと保持データとが一致した場合には消去 回路は消去動作を行わないが、書き込み回路が書き込み 動作を行う。消去も書き込みも行わない場合、不揮発性 メモリセルに対する損傷は全くなく、書き込みのみを行 う場合、不揮発性メモリセルに対する損傷は消去及び書 き込みを行う場合に比較して遥かに少ない。そのため、 不揮発性メモリセルの寿命を延ばすことができる。又、 書き込み動作のみを行うことにより、データを長期間保 持していて保持特性が劣化している不揮発性メモリセル のデータをリフレッシュさせることができる。

【0025】第3の発明によれば、不揮発性メモリセル にデータが書き込まれている場合は、データ書換回路は 消去及び書き込み動作を行わない。そのため、不揮発性 メモリセルに全く損傷を与えず、書き換え回数を減らす ことができ、該不揮発性メモリセルの寿命を延ばすこと ができる。更に、第1の発明の第1のラッチ回路がない ので、第1の発明よりも回路規模を小さくできる。第4 の発明によれば、不揮発性メモリセルの保持データが既 に消去されている場合には、消去動作を行わずにデータ の書き込み動作のみが行われるので、不揮発性メモリセ ルの寿命を延ばすことができる。更に、第1の発明の第 1のラッチ回路がないので、第1の発明よりも回路規模 を小さくできる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すデータ書換回路の 構成ブロック図である。

- 【図2】従来の一般的なEEPROMの断面図である。
- 【図3】図1中の比較回路の回路図である。

	(8)	特開平9-63286
13		14
【図4】本発明の第2の実施例を示すデータ書換回路の	* 5	浮遊ゲート
構成プロック図である。	2 1	ラッチ回路
【図5】本発明の第3の実施例を示すデータ書換回路の	23, 33	読み出し回路
構成ブロック図である。	22,	比較回路
【図6】本発明の第4の実施例を示すデータ書換回路の	24,34	消去回路

構成ブロック図である。 【図6】本発明の第4の実施例を示すデータ書換回路の

構成ブロック図である。

【符号	の説明】
2	

3 4


ソース領域 ドレイン領域間 絶縁膜 *10

32, 32A M, MA セル


25, 35

データ検出回路 不揮発性メモリ

書き込み回路



本発明の第1の実施例のデータ書換回路









図1中の比較回路



【図5】



【図6】



本発明の第4の実施例のデータ書換回路